[전기전자통신] 쿼터스호로그램을이용한덧셈기뺄셈기
페이지 정보
작성일 23-02-10 13:18
본문
Download : 쿼터스프로그램을이용한덧셈기뺄.hwp
아래 그림은 4비트 덧셈기-E셈기를 나타내고 있다아 입력 M은 동작을 제어한다.)
만약 한수가 양수이고 다른 수가 음수이면, 덧셈을 한 후에 오버플로가 발생할 수가 없다.
게이트가 입력 M과 B의 입력중 하나를 받는다. 각각의 exclusive-OR 게이트가 입력M과 B의 입력중 하나를 받는다. 오버플로는 두 수가 모두 양수이거나 두 수가 모두 음수인 경우 발생한다. 그 수들이 부호화된 경우에는 V비트가 오버플로를 검출한다.
설명
M=0일 때 회로는 덧셈기로 동작하고, M=1 일때 뺄셈기로 동작한다. (출력 V의 exclusive-OR는 오버플로를 검출한다.
[전기전자통신] 쿼터스호로그램을이용한덧셈기뺄셈기
M=0 일때 adder, M=1 일때 subtractor로 작동한다. 많은 도움이 되길바랍니다.
덧셈과 뺄셈연산은 하나의 2진 덧셈기를 이용하여 회로를 구현할수 있는데, 이것은 각각의 덧셈기에 exclusive-OR 게이트를 추가해서 구현한다. B의 입력들은 모두 보수화되고, 1이 입력 캐리를 통하여 더해진다.
순서
다. M=1일때 ,B 1=B과 C=1이 된다된다. M=0일때 회로는 덧셈기로 동작하고, M=1일때 뺄셈기로 동작한다. 회로는 A에 B에 대한 2의 보수를 더하는 연산을 하게 된다된다. 각각의 exclusive-OR
Download : 쿼터스프로그램을이용한덧셈기뺄.hwp( 39 )
디지털 시스템 설계 중 쿼터스 프로그램으로 덧셈기,E셈기회로도 및 파형을 구현하는 내용입니다.
위의 그림에서 C는 부호화되지 않은 경우의 덧셈이나 뺄셈후에 빌림수를 검출한다. 덧셈, 뺄셈후에 V=0이면 오버플로가 아니고, V=1이면 오버플로다
레포트 > 공학,기술계열
쿼터스, 덧셈기, E셈기,
[4비트 덧셈기-뺄셈기]
*오버플로(overflow)
디지털 시스템 설계 중 쿼터스 호로그램으로 덧셈기,E셈기회로도 및 파형을 구현하는 내용입니다. 많은 도움이 되길바랍니다. M=0일때 B 를 수행한다. 왜냐하면 이는 양수에 음수를 더하게 되면 원래의 두 수보다 작은수가 되기 때문이다.
